
掌握七数码管显示原理
掌握七段码显示译码设计
进一步熟悉Xilinx Vivado、Digital环境及SWORD实验平台
任务一:原理图设计实现显示译码器MyMC14495模块
任务二:用MyMC14495模块实现数码管显示
由7+1个LED构成的数字显示器件
每个LED显示数字的一段, 另一个为小数点

LED的正极(负极)连在一起, 另一端作为点亮的控制
共阳:正极连在一起, 负极=0, 点亮
共阴:负极连在一起, 正极=1, 点亮

我们发现7段数码管使用到了二极管,于是对二极管相关内容进行温习以便更好地理解实验原理和内容。
半导体的导电机理不同于其它物质,所以它具有不同于其它物质的特点。例如:当受外界热和光的作用时,它的导电能力明显变化,因此可用于制作光敏器件;往纯净的半导体中掺入某些杂质,会使它的导电能力明显改变,因此可用于制作二极管
MyMC14495部件示意图:

逻辑真值表图下所示:




静态显示
每个7段码对应一个显示译码电路
动态扫描显示:时分复用显示
利用人眼视觉残留
一个7段码译码电路分时为每个7段码提供译码
控制时序
用定时技术信号控制公共极,分时输出对应七段码的显示信号
动态扫描
4位七段码结构
正极:公共端
七段信号并联

动态扫描
低电平与输入显示对应
共阳:低电平控制
分时送a~g,p
可用序列信号控制


所绘制原理图如下所示:

设计测试用例,验证输入输出波形
测试用例如下图:

测试结果如下图:

输入输出波形如下图:


结合七段数码管结构,同时注意低电平为导通状态,分析显示结果如下:


在Digital上新建电路MyMC14495_Test,通过实时仿真验证显示结果正确性。
实时仿真结果如下(同时展示Digital上所设计的MyMC19945_Test电路):
(烦请使用自己的实时仿真图片)
查看verilog代码如下图所示:

添加和新建模块

点击Create File,弹出窗口后如下输入:


可以从以前的实验工程中选择约束文件加入新的工程, 如截图中从实验5的工程里选择约束文件并复制到工程中。注意文件路径。
仿真代码如下图所示:



调用代码如下:

3.2.6 下载验证
引脚约束代码如下所示:



(烦请使用自己的下载运行照片)

在绘制原理图时采取了分析逻辑函数连接电路的方法。经过测试用例检测和仿真波形检测,该原理图能够实现预期功能。



通过分析仿真输出波形图可以发现输出对应的七段数码管显示结果符合预期。
注意:采取共阳接法,故输出低电平为导通状态


此部分定义输入。

此部分定义输出。

此部分设置参数对应关系。

此部分规定输出与输入之间的逻辑关系。

此部分定义输入。

此部分定义输出。

此部分实例化设计源文件。
下为激励代码部分。

此部分设置激励初始条件,且测试条件代码按顺序执行。

此部分具体设置循环内容,包括变量如何赋值。

通过分析仿真输出波形图可以发现输出对应的七段数码管显示结果符合预期。
注意:采取共阳接法,故输出低电平为导通状态

此部分定义输入输出。
assign AN[3:0] = SW[7:4]; 此部分定义数码管控制开关。

此部分实例化设计源文件。




此部分规定七段数码管所对应的参数。

此部分规定四位七段数码管的对应位置的控制开关。
(烦请使用自己的下载验证图片)
当拨动对应开关至相应状态时,通过处理参数值我们可以发现实验板上结果符合预期。
(略)